摘要:这是一种常用的基带信号编码。它具有内在的时钟信息，因而能使网络上的每一个系统保持同步。在曼彻斯特编码中，时间被划分为等间隔的小段，其中每小段代表一个比特。[阅读全文:]
摘要:Quartus II Text Editor是一个灵活的工具，用于以AHDL、VHDL和Verilog HDL语言以及Tcl 脚本语言输入文本型设计。[阅读全文:]
摘要:分计数器模块和秒计数器模块的VHDL程序设计和工作原理完全相同。分计数器模块的输入CalTy为秒计数器模块进位输出fuH，分计数器模块能计数和显示0min～59min，分计数器模块的进位输出full，每[阅读全文:]
摘要:定义语句位于ARCHITECTURE和BEGIN之间，用于对构造体内部所使用的信号、常数、数据类型和函数进行定义，结构体的信号定义和实体的端口说明一样，应有信号名称和数据类型定义，但不需要定义信号模式，[阅读全文:]
摘要:设计实体是VHDL语言设计的基本单元，是最重要的数字逻辑系统抽象，它类似于电路原理图中所定义的模块符号，而不具体描述该模块的功能。[阅读全文:]
摘要:利用级联链，FLEX l0K可以实现扇入很多的逻辑函数。相邻的LUT用来并行地计算函数各个部分，级联链把中间结果串接起来。[阅读全文:]
摘要:LE是FLEX l0K结构里最小的逻辑单位。每个LE含有一个4输入的查找表LUT(Look Up Table)、一个可编程的具有同步使能的触发器、进位链和级联链。[阅读全文:]
摘要:结破坏型PROM与熔丝型PROM的主要区别是存储单元的结构。结破坏型PROM的存储单元是一对背靠背连接的二极管。[阅读全文:]
摘要:第一，由于中继节点编码，网络编码增加了复杂性和无线网络代价。第二，无线网络广播属性，由节点传输的信号可能在同一时间到达多个接收节点，一个接收节点可能同时接收到多个信号，因此产生干扰和降低网络吞吐量。例如[阅读全文:]
摘要:双向并行多中继信道的结构如图所示，在进行双向传输的用户1与用户2之间有若干个中继节点k，k∈{1，2，…，N}，且所有中继节点在两用户的无线传输范围之内。所有中继可以采用分布式空时码转发网络编码数据，也[阅读全文:]
中电网官方微博