>>所属分类 >> 数字电路   

NMOS

目录

百科名片编辑本段回目录

MOS管示意图MOS管示意图
NMOS英文全称为:N-Mental-Oxide-Semiconductor。 意思为金属-氧化物-半导体,而拥有这 种结构的晶体管我们称之为MOS晶体管。 有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电 路,由NMOS组成的电路就是NMOS集成电路,由PMOS管组成的电路就是PMOS集成电路,由NMOS和PMOS两种管子组 成的互补MOS电路,即CMOS电路

NMOS结构编辑本段回目录

        NMOS(Negative channel-Metal-Oxide-Semiconductor,N型金属氧化物半导体)。
        在一块掺杂浓度较低的P型硅衬底(提供大量可以动空穴 )上,制作两个高掺杂浓度的N+区(N+区域中有大量为电流流动提供自由电子的电子源),并用金属铝引出两个 电极,分别作漏极D和源极S。然后在半导体表面覆盖一层很薄的二氧化硅(SiO2)绝缘层,在漏——源极间的绝 缘层上再装上一个铝电极(通常是多晶硅),作为栅极G。在衬底上也引出一个电极B,这就构成了一个N沟道增 强型MOS管。MOS管的源极和衬底通常是接在一起的(大多数管子在出厂前已连接好)。
        它的栅极与其它电极间是绝缘的。
        图(a)、(b)分别是它的结构示意图和代表符号。代表符号 中的箭头方向表示由P(衬底)指向N(沟道)。P沟道增强型MOS管的箭头方向与上述相反,如图(c)所示。

N沟道增强型MOS管的工作原理编辑本段回目录

vGS对iD及沟道的控制作用
        ① vGS=0 的情况
        从图1(a)可以看出,增强型MOS管的漏 极d和源极s之间有两个背靠背的PN结。当栅——源电压vGS=0时,即使加上漏——源电压vDS,而且不论vDS的极 性如何,总有一个PN结处于反偏状态,漏——源极间没有导电沟道,所以这时漏极电流iD≈0。
        ② vGS>0 的情况
        若vGS>0,则栅极和衬底之间的SiO2绝缘层中便产生一 个电场。电场方向垂直于半导体表面的由栅极指向衬底的电场。这个电场能排斥空穴而吸引电子。
        排斥空穴:使栅极附近的P型衬底中的空穴被排斥,剩下 不能移动的受主离子(负离子),形成耗尽层。吸引电子:将 P型衬底中的电子(少子)被吸引到衬底表面。
导电沟道的形成

        当vGS数值较小,吸引电子的能力不强时,漏——源极之间 仍无导电沟道出现,如图1(b)所示。vGS增加时,吸引到P衬底表面层的电子就增多,当vGS达到某一数值时,这 些电子在栅极附近的P衬底表面便形成一个N型薄层,且与两个N+区相连通,在漏——源极间形成N型导电沟道, 其导电类型与P衬底相反,故又称为反型层,如图1(c)所示。vGS越大,作用于半导体表面的电场就越强,吸引 到P衬底表面的电子就越多,导电沟道越厚,沟道电阻越小。
开始形成沟道时的栅——源极电压称为开启 电压,用VT表示。
        上面讨论的N沟道MOS管在vGS

vDS对iD的影响
原理示意图原理示意图

 如图(a)所示,当vGS>VT且为一确定值时,漏——源电压vDS对导电沟道及电流iD的影响与结型场 效应管相似。
漏极电流iD沿沟道产生的电压降使沟道内各点与栅极间的电压不再相等,靠近源极一端的电 压最大,这里沟道最厚,而漏极一端电压最小,其值为VGD=vGS-vDS,因而这里沟道最薄。但当vDS较小 (vDS随着vDS的增大,靠近漏极的沟道越来越薄,当vDS增加到使VGD=vGS-vDS=VT(或vDS=vGS-VT) 时,沟道在漏极一端出现预夹断,如图2(b)所示。再继续增大vDS,夹断点将向源极方向移动,如图2(c)所示。 由于vDS的增加部分几乎全部降落在夹断区,故iD几乎不随vDS增大而增加,管子进入饱和区,iD几乎仅由vGS决 定。

附件列表


→如果您认为本词条还有待完善,请 编辑词条

上一篇pmos下一篇lcd模块

词条内容仅供参考,如果您需要解决具体问题
(尤其在法律、医学等领域),建议您咨询相关领域专业人士。
0

收藏到:  

词条信息

cuicaifeng
cuicaifeng
圣贤
最近编辑者 发短消息   
  • 浏览次数: 3866 次
  • 更新时间: 2013-04-07

相关词条