JESD204

JESD204是数据转换器串行接口标准，由JEDEC（固态技术协会）JC-16接口技术委员会建立，目标是提供速率更高的串行接口、提升带宽并降低高速数据转换器和其他器件之间的数字输入和输出通道数。该标准的基础是IBM开发的8b/10b编码技术，它无需帧时钟和数据时钟，支持以更高的速率进行单线对通信。

2006年，JEDEC发布JESD204规范，使单数据通道上的速率达到3.125Gbps。JESD204接口是自同步的，因此无需校准PCB布线长度，避免时钟偏斜。JESD204依靠许多FPGA提供的SerDes端口，以便释放通用I/O。

JESD204A于2008年发布，增加了对多路时序一致数据通道和通道同步的支持，这种增强使得使用更高带宽的数据转换器和多路同步数据转换器通道成为可能，这对用于蜂窝基站的无线基础设施收发器尤为重要。JESD204A还提供多器件同步支持，有利于医疗成像系统等使用大量ADC的应用。

JESD204B是该规范的第三个修订版，将最大通道速率提升至12.5Gbps。JESD204B还增加了对确定延迟的支持，该功能可在接收器和发射器之间进行同步状态的通信。JESD204B还支持谐波时钟，使得依据确定相位、通过低速输入时钟获得高速数据转换器时钟成为可能。