衬底调制效应
衬底调制效应义称体效应或背栅效应。在前节的分析中，是将源极与衬底短接在一起，使VBS=0。当源极与衬底的电位不相等时，会对MOS管的性能产生影响。
在CMOS集成电路中，为使器件相互之间处于隔离状态，衬底与各管的源漏区之间的PN结均应处于反偏。一般将NMOS管的P型衬底与电路中的最低电位相连，PMOS 管的N型衬底与电路的最高电位相连。因此，对于NMOS管，VBS≤0；对于PMOS管，VBS≥0。而在有些情况下，不能保证VBS=0。在一定的V∽下，衬底表面所感应的电荷量是一定的，感应电荷中的一部分用来形成耗尽层，另一部分用来形成沟道。当NMOS管的衬底电位变负以后，会使沟道与衬底间的耗尽层变厚。也就是说，在原来的阈值电压下，由于耗尽层消耗了更多的感应电荷，其余的电荷不足以形成沟道，需要更高的栅源电压才能形成沟道，所以阈值电压提高了；对于原来某个VGS所形成的沟道，由于耗尽层变厚而导致沟道变窄，使漏极电流ID减小。附件列表
词条内容仅供参考，如果您需要解决具体问题
（尤其在法律、医学等领域），建议您咨询相关领域专业人士。
0
收藏到:
中电网官方微博