采用高级芯片和存储器IP实现800-MHz DDR3性能Altera

简介：FPGA应用需要较高的存储器带宽，以及更好的性能。为满足这些需求，我们提供更快、更好，使用更方便的外部存储器解决方案。在这次网播中，您将学到：
- 怎样在我们的28-nm Stratix? V FPGA中实现800-MHz DDR3接口
- 怎样通过广泛的验证和精确的时序模型来增强我们的存储器知识产权(IP)
- 怎样采用我们的存储器解决方案进一步提高效能

问：DDR3控制器与存储设备连接时，能同时对他们加密设置吗？或者通过控制器来控制存储加密？
答： 控制器本身不能实现加密。

问：有没有FPGA连接DDR2/3的实例供参考？
答： 当使用Altera的DDR2/DDR3 IP时，会自动生成一个example工程，该工程可以仿真和在板上测试。

问：若周围有很强的干扰，有必要进行屏蔽吗？
答： 要看有多强；必要时屏蔽

问：cyclone4的FPGA的内核会不会受电压或电流不稳的影响?是带有自动补偿以及自我调节功能吗？
答： 电源设计必须按照手册规定，满足相应指标：参考手册DC/AC参数章节

问：QuartusII的时序逼近是如何做到的？
答： 请参考Altera网站上的外部存储器接口手册，里面详细介绍了如何对DDR3进行时序分析的。

问：请教专家？“单芯片”在排版走线时是否需有特别严格的要求？具体设计需特别注重哪些关键要点？
答： 请参考altera网站:external memory interface manual. hardware design 部分

问：如果需要对存储的内容进行加密，可以吗？
答： 用户可以根据自己的设计要求对存储的内容进行加密处理，这和DDR3控制器本身没有关系。

问：能提供图像存储和传输的参考例程吗？
答： 不能提供。

问：cyclone4的FPGA的内核电压是多少？电流要求多大？
答： 请查看cyclone IV的器件手册。

问：无线基站为什么不能使用RDIMM和RLDRAM?
答： 可以用。