FPGA DSP 解决方案Altera

简介：

问：设计 100MHZ 高速寄数器，输入输出引脚总共大约只要40个即可。 可以采用的芯片有那些。
    请推荐几本介绍贵公司器件方面，中文版的图书。
答： 目前altera公司还不能提供中文版的器件资料，市场上的中文图书翻译的质量良莠不齐，容易对工程师造成误导。您的计数器是多少位的？建议先使用QUARTUSII软件跑一下设计，可以针对不同的器件进行试验，看能否满足您的要求。

问：请问你们的DSP是已经嵌入到芯片中的吗？再用C对其编程，实现功能。如果是那样的话，那用QUARTUS3。0中的SOPC BUILDER 集成DSP的IP核 例如FIR等，前者与后者孰优孰劣？谢谢！！
答： If you use processor to do filter algorithm, in essence, it will run serially, when implmented use IP core, it is actually implmented in logic.

You can use the embedded processor to instantiate this resource.

问：用FPGA DSP如何解决调制和解调问题？频率在20MHz~30MHz，同时也有250KHz，

答： 请根据您的调制、解调的方式来设计您的系统。不同的调制解调方式是对应于不同的设计的。对于频率在20MHz~30MHz，同时也有250KHz的情况，用FPGA DSP是可以完成的。

问：有人说FPGA/CPLD不适合用于手持类设备，这样的说法对吗？
答： This may not totally true, this is because the CPLD power consumption and chip size become smaller and smaller, so this could be expected to use on portable machines.

问：请在座谈中关注一下FPGA和DSP在软件无线电中的应用和一些解决方案。谢谢
答： OK !没有问题。
如果您有这方面的疑问可以向我们提出问题。

问：FPGA的性能很强大，与SOC有什么区别吗？

答： Actually, we are providing customer System Solution ( SOPC, System On Programmable Chip ), so that you can put all of your system ( DSP + Logic + Interface ... ) on a FPGA.

And the other ASSP SOC ,are still not flexible to do on any design, and st

问：EPM7000S系列在I/O口用作双向口时，应如何设置？
在输入输出切换时，是否一定要用一个外部I/O口作为输出使能，能否用一个内部信号作为输出使能？
   

答： 在QuartusII开发平台中，设计者只需定义该I/O为双向口，Qii将自动例化一个输出三态buffer，可以使用内部信号或专用使能信号作为输出使能。

问：在做DSP设计时,QUARTUS可支持C和VHDL,请问在执行效率上有什么区别吗?
答： C is used to develop software, while VHDL is used to develop logic, they are used in different areas.

问：为什么Stratix的DSP的乘法累加带宽会达到那么大呢？是工艺上的差别吗？
答： 在fpga中实现的dsp 乘法累加器可采用并行及硬件的算法，这些完全是可以自己定制的，当定制的足够多时，可达到非常大的处理带宽及处理速度。

问：有针对NIOS的操作系统码?
答： 目前有很多第三方的嵌入式操作系统提供商可以提供针对NIOS的实时操作系统，如ucLinux,UCOS等等。