问：简述 ISL6754引脚功能？

答： (1)VDD：IC供电端。加旁路电容到GND，用瓷介电容紧靠VDD和GND。 (2)GND：IC公共端，信号地。功率地采用一个端子，由于在高峰值电流及高频工作时，必须要一个低阻抗布局，接地线尽量短。 (3)VREF：5V基准电压端。有3％的偏差，要用0．1～2．29F的瓷介电容旁路。 (4)CT：振荡器定时电容端。外接于此端到GND，由内部2001．tA电流源充电，放电速率由RTD端电阻决定。 (5)RTD：振荡器定时电容放电电阻，接于此端到地。决定cT电流放电幅度，最小为20Q电阻乘以电阻电流。PWM死区由定时电容放电时间给出。RTD电压通常为2V。 (6)CS：此输入送到过电流比较器，过电流比较器阈值定为1V，CS端短路到地时将终止PWM输出，取决于检测源阻抗。输入电阻可给内部时钟和外部功率开关之间加入延迟，此延迟结果令CS开始在功率开关判断之前放电。 (7)RAMP：这是给PWM比较器的锯齿波输入。RAMP端短路到地时终止PWM 信号，一个锯齿电压波形在上端送入，对电流型控制，此端接到cs作为电流环的反馈信号，加到两者输入；对于电压型控制，振荡器的锯齿波可以经缓冲并用来产生合适的信号。RAMP可通过尺c网络接到电压前馈控制或接到VREF，产生出所需要的波形。 (8)OUTUL和OUTUR：为桥路左上、右上驱动信号输出，它们以各50％占空比工作。 (9)RESDEL：设置谐振延迟周期。此为上部MOS和底部MOS开肩之问的延迟，加到RESDEL的电压决定高边MOS开关相对低边MOS开关开启时的延迟，改变控制电压从0～2V，谐振延迟则从0～100％。控制电压由两个现有等于谐振延迟的死区时间分压，实际上最大谐振延迟必须设在低于2V处，以确保低边MOS在最大占空比时关断时间要高于高边MOS。 (10)OUTLL和OUTLR：这两个输出控制低边MOS作脉冲宽度调制两者交替开关。 (1 1)OUTLLN和OUTLRN：这两个是与PWM桥控低边MOS驱动互补信号，适于控制二次侧同步整流，每个输出之问的相位关系由加到VADJ的电压控制。 (12)VADJ：为从0～5V的控制电压加到此端。它控制OUTLL和OUTLLN之间的相对延迟，以确保0UTLL、OUTLR与OUTLLN、OUTLRN之间的相位调节。在2．425V时，0UTLLN先于0UTLL；在2．575V时，0UTLLN滞后于OUTLL。2．5V 75mY时相位差为0。在内部从VREF端作50％分压加到此端时，没有相位延迟，此时此端子对外悬浮。相移为0或40～300ns时相位差随此电压增加而增加，控制电压和相位差之间的关系不是线性的，控制电压接近2．5V时增益△∥△V为低，重新增加使电压接近控制范围的极限。这个改进提供用户增加控制精度。 当PWM输出延迟相对SR输出时，延迟时间将不会超过90％的死区时间，它由RTD端和CT端决定。 (13)VERR：控制电压输入端。送到PWM比较器的反相输入端，对部分误差放大器的输出加到此端，或直接用光耦作一个紧密环路，VERR端有lmA上拉电流源。当VERR由光祸驱动时或其他电流源驱动时， 一个上拉电阻从VREF接至此处，给出线性增益，通常上拉电阻为5kQ。 (14)FB：误差放大器的反相输入端。放大器用作反馈电压的放大，或用作平 均电流限制放大器(IEA)，如果不用将FB接地。 (15)lOUT：取样和保持电路缓冲放大器的输出，CS信号的捕获和平均。 (16)SS：外接软起动定时电容。从SS端接到GND。控制IC的软起动电容值及内部电流源决定起动中占空比的增加速度。SS还可以用来禁止输出，用一个小信号晶体管接成开路集电极结构。 (17)CTBUF：锯齿波振荡器CT端波形的缓冲输出。它能给出2mA的电流，用来设置从GND的0．4V电压。它有正常峰值为2的增益，可用于斜率补偿。