数字电路的VHDL语言和计算机语言有哪些不同？ -中电网

首页
-
新闻
-
新品
-
文库
-
方案
-
视频
-
下载
-
商城
-
座谈
-
培训
-
工具
-
博客
-
主题月
-
论坛
-
GEC
-
专题
加入收藏
网站地图

首页
FAQ
互助问答
电子词条

问：数字电路的VHDL语言和计算机语言有哪些不同？

答：(1)从运行的基础来看，计算机语言是在CPU RAM构建的平台上运行的，而VHDL设计的结果是由具体的逻辑和触发器组成的数字电路。 (2)从执行方式来看，计算机语言基本是以串行的方式执行的，而VHDL在总体上是以并行方式工作的。 (3)从验证方式来看，计算机语言主要关注变量值的变化，而VHDL语言要实现严格的时序逻辑关系。