登录注册
标签: 功能模拟,VHDL,测试模拟
功能模拟是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟,以了解其实现的功能是否满足原设计要求的过程,对所设计的电路及输入的原理图进行编译,检查原理图中各逻辑门或各模块的输入、输出是否有矛盾;扇入扇出是否合理;各单元模块有无未加处理的输入信号端、输出信号端,仿真过程不涉及任何具体器件的硬件特性。
→如果您认为本词条还有待完善,请 编辑词条
上一篇嵌人式系统下一篇结破坏型PROM
词条内容仅供参考,如果您需要解决具体问题(尤其在法律、医学等领域),建议您咨询相关领域专业人士。 本词条对我有帮助0
同义词: 暂无同义词
收藏到:
中电网 中国电子行业研发工程师一站式服务平台
关于中电网| 广告招商| 联系我们| 招聘信息| 友情链接| 中电网导航| 手机中电网 | 中电网官方微博
Copyright © 2000- 中电网 版权所有 粤ICP备10093769号-2 增值电信业务经营许可证粤B2-20050142 京公网安备11010802010546号
Tel: 010-51077700, 0755-33322333 Fax: 010-51077511, 0755-33322099