采用高级芯片和存储器IP实现800-MHz DDR3性能Altera

简介：FPGA应用需要较高的存储器带宽，以及更好的性能。为满足这些需求，我们提供更快、更好，使用更方便的外部存储器解决方案。在这次网播中，您将学到：
- 怎样在我们的28-nm Stratix? V FPGA中实现800-MHz DDR3接口
- 怎样通过广泛的验证和精确的时序模型来增强我们的存储器知识产权(IP)
- 怎样采用我们的存储器解决方案进一步提高效能

问：Uniphy最多可以同时支持几个DDR2或者DDR3？
答： 一个uniphy可以支持多个DDR2、3；这取决于所用器件/封装；可以达到3个甚至4个以上

问：cyclone3内部存储器的速度可以到多快？
答： 请参考cyclone3手册：AC/DC参数

问：在quartus8.1版本软件中可以支持吗？
答： 不支持

问：DDR3控制器的校准时间是因不同产品而不确定吗？有没有一个时间范围？
答： 校准时间因不同FPGA设计，不同PCB而异，请实测或者仿真。

问：HPMCII是不是HPCI的简单省级？
答： 不是简单升级，增加了很多高效特性。

问：DLL是什麼?
答： 数字锁相环

问：StratixVFPGA内部存储器有多大?
答： 最大一颗片上容量：50mbit

问：如何解决rank越多，性能会下降的问题？
答： 这是不可避免的问题；rank越多，pin上的容性负载越大，性能必然降低

问：Uniphy是否可以同时支持DDR2和DDR3?
答： uniphy支持DDR2和DDR3，如果一个设计中同时有DDR2和DDR3，可以同时使用DDR2 uniphy控制器和DDR3 uniphy控制器。

问：MegaCore是一种软核么？
答： 是
即为Altera的IP Core