采用高级芯片和存储器IP实现800-MHz DDR3性能Altera

简介：FPGA应用需要较高的存储器带宽，以及更好的性能。为满足这些需求，我们提供更快、更好，使用更方便的外部存储器解决方案。在这次网播中，您将学到：
- 怎样在我们的28-nm Stratix? V FPGA中实现800-MHz DDR3接口
- 怎样通过广泛的验证和精确的时序模型来增强我们的存储器知识产权(IP)
- 怎样采用我们的存储器解决方案进一步提高效能

问：如何保证专用的DQSgroup将DQS/DQ/DM分配到专用的I/O管脚的正确性？
答： Altera的网站上有器件的pin-out文件。管脚文件中标注了哪些管脚是DQ，哪些是DQS。此外，还可以在Quartus II的pin planner里显示DQS group x8,x16等模式，DQS 管脚就会显示“S”，DQ管脚就会显示"Q"。

问：StratixV是否支持Altmemphy
答： Stratix V不支持Altmemphy

问：ECC如何实现数据的检错和纠错？
答： 请参考：数字信号处理-> 纠错编码部分；:-)
根据数据和校验码之间的算术关系得到

问：请问专家：Altera的方案是包括控制器和存储器全部吗？
答： Altera提供DDR3控制器和DDR3存储器板级设计的指导文档。请参考Altera的网站获得相应的资料。

问：DDR3控制器的校准工作,約需花多久時間?
答： 不同的FPGA工程，不同的PCB板，校准所花的时间是不同的。因此需要通过实测或者仿真才能知道。

问：multi-rankDIMM模块和普通DIMM模块有什么异同？
答： multi-rank DIMM有多个片选信号，每个片选对应一个rank。普通的DIMM一般就一个片选，对应一个rank。

问：Altera的DDR3存储器控制器IP核最多可以支持多少个DIMM或者DDR3？
答： 目前的版本只支持4个DIMM，以后的版本最多可支持8个DIMM。

问：StratixV存储器系统频率不同，对应的功能是如何实现自动调节？
答： 片上PLL可以综合出各自所需频率

问：DDR3控制器的校准工作原理為何?
答： 核心知识产权，不便公开

问：高效管理模块都有哪些自动功能？
答： 简单来讲，包含自动预刷新，预先块管理等功能；